概述
台积电 N3E 是 N3 系列工艺的增强版本，在制造良率与性能之间取得了更好的平衡。本报告将从 Die Shot 拍摄、TEM 截面分析与电学参数测量三个维度，对 N3E 节点进行全面的技术解构。
工艺特征
N3E 采用 FinFET 架构，关键尺寸如下：
| 参数 | N3E | N3B | N5 |
|---|---|---|---|
| Gate Pitch | 48nm | 48nm | 54nm |
| Metal Pitch (M1) | 23nm | 23nm | 28nm |
| Fin Height | ~52nm | ~52nm | ~48nm |
| SRAM Cell Size | 0.0199um2 | 0.0199um2 | 0.021um2 |
器件结构分析
N3E 相比 N3B，主要优化了后段工艺 (BEOL) 的互连电阻，同时改善了器件匹配性，为高良率量产提供了基础。
Fin 结构
通过 TEM 截面观察，N3E 的 Fin 呈现出典型的锥形结构，底部宽度约为 7nm，顶部宽度约为 5nm。与 N5 节点相比，Fin 高度增加了约 8%，有效驱动电流提升显著。
BEOL 金属层
N3E 采用了 13 层金属互连，其中底部四层使用了 EUV 光刻。与 N3B 不同的是，N3E 在 M1-M2 层引入了优化的阻挡层结构，降低了通孔电阻约 12%。
总结
N3E 作为台积电量产主力节点，在性能、功耗和良率之间展现了出色的平衡能力，预计将成为 2025-2026 年高端芯片的首选工艺。