为什么芯片的面积是这个数据——设计时的SPEC问题

引用：我自己的天玑 8500 文案，视频在做了。

背景数据

芯片	长 (mm)	宽 (mm)	面积 (mm²)
天玑 8500 (D8500)	10.91	8.63	94.15
Apple A18 Pro	13.00	7.84	101.92

一、缺陷密度与良率

D0（Defect Density），也就是缺陷密度。

你可以把台积电的晶圆想象成一大块昂贵的面团，而 D0 缺陷就是混在面粉里的沙子。如果沙子刚好掉进核心区，这颗核心就废了。

通常厂商会搞 冗余设计：

我做 8 个核心，只要有 7 个是好的，我就能把它当作”天玑 8400”卖出去。这就叫芯片的”起死回生”。

到这儿，逻辑似乎通了：发哥在 8400 上关掉一颗核心，看似是”阉割”，实则是为了对抗良率不稳定的”巨额保险”。

但，作为一个科技区 UP 主，我们不听故事，我们看数据。

天玑 8400 用的可是台积电 N4，当时的 D0 缺陷密度早已压到了 0.05 以下。基于该数据，可以计算出当时天玑 8400 的具体制造良率：

每片 wafer 可以切割出 696 个 die
其中 665 个 good die，31 个 defect die，77 个无法使用的边缘 die
良率 95.51%

二、屏蔽带来的收益

我们代入泊松分布公式算一笔账——在 95.51% 的原始良率下，那一颗多出来的冗余核心到底救回了多少芯片？

计算结果：13.12% × 31 = 4.067 颗

（注：这里原先计算错误，已修正。屏蔽区域计算是按全部可屏蔽面积，并非单 Core 面积）

这意味着，平均每生产 165 颗天玑 8500，才会出现一颗缺陷点刚好在 GPU 上、不得不降级成 8400 的残次品。

而剩下的 164 颗，原本全都是活蹦乱跳的”满血版”。

所以，真相呼之欲出——哪有什么良率不足，哪有什么为了保险？这不过是精准的商业刀法：把一年前就准备好的满血战神，按在轮椅上坐了一整年，等竞品发力了，再站起来告诉你”我进化了”。

聊完良率，我们再来看一个更有趣的数据：Die Size（芯片面积）。

芯片	面积 (mm²)	相对 8200
天玑 8500	94.15	+10.85%
骁龙 8 Gen 5	103.55	—
骁龙 8s Gen 4	105.56	—

天玑 8500 比同代骁龙 8 Gen 5 小约 9.07%，比 8s Gen 4 小将近 11%。

这时候就有人说了：“每次芯片都说面积变化，难道不是设计师随手画大了一点吗？“

三、为什么面积要设计成这个数字

Mask Field Utilization

在芯片行业，没有一个面积是多余的。

芯片在写 SPEC（规格定义）的初期，核心数量、IP 布局、I/O 接口，甚至最终的 Die Size 都是死命令。为什么发哥偏偏要把面积卡在 94.15 mm²？

这里就要引出一个芯片制造的底层逻辑——MFU（Mask Field Utilization，掩模版相场利用率）。

光刻机单次曝光的尺寸（Field Size）通常是固定的，26mm × 33mm。你可以把它想象成一个固定的框，设计师的任务，就是在这个方框里尽可能地塞进更多的芯片。

举个例子：

如果你的 Die 是 13mm × 16.5mm，单次曝光刚好能放下 4 颗，利用率接近完美
但如果你稍微贪心一点，把 Die 做成 13mm × 17mm，哪怕只宽了 0.5mm，单次曝光就只能放下 2 颗了

这会导致整片 Wafer 的曝光次数增加，降低产能。

我们带入天玑 8500 的数据算一下——在 26mm × 33mm 的相场里塞入 10.91mm × 8.63mm 的芯片：

MFU 利用率高达 96.72%

这意味着，在每一次光刻中，发哥能整整齐齐地切出 9 颗芯片，几乎用尽了光刻机每一寸的相场。

那又有人要说了：

“知道了！既然 field 是 26mm × 33mm，做 3×3 的布局，把 Mask 相场塞满不就行了？按数学算，每个 Die 做成 8.65mm × 11mm，MFU 不就直接冲到 100% 了吗？“

Overall Wafer Effectiveness

很显然没那么简单。还有一个重要因素，那就是 OWE（Overall Wafer Effectiveness，整片晶圆有效率）。

光刻出的 Die 是方形的，但晶圆是圆的，这个数据展示的则是整个 Wafer 的浪费面积。

方案	Die 尺寸	Wafer 浪费率	单片产出
”塞满” 假设	8.65mm × 11mm	13.38%	688 颗
天玑 8500 实际	10.91mm × 8.63mm	13.25%	696 颗

其实整个芯片的面积，基本是遵循着 最优 MFU + 最优 OWE 的情况。

产能与合同

当然也有特殊的数据。比如苹果的 A18 Pro：

指标	天玑 8500	A18 Pro
MFU	96.72%	75.23%
OWE 浪费	13.25%	14.46%
单片 Wafer 曝光次数	131	115

发哥明明把每一寸空间都利用到了极致，为什么苹果反而要让光刻机多曝光几次？

其实，这说明 苹果在用昂贵的晶圆面积，去换取更高效的生产时间。

A18 Pro 的 Die 面积大，虽然 MFU 利用率低，看起来很”败家”，但它单次曝光覆盖的面积广。这意味着光刻机在晶圆上跳跃的步数更少，单片 Wafer 的加工耗时（Cycle Time）就更短。

既然 A18 Pro 是一款利润极高的溢价产品，苹果根本不在乎浪费那点晶圆边角料，他更在乎的是光刻机能赶紧扫完这一片，立刻去扫下一片，用更快的产线周转率来支撑全球恐怖的首发货量。

甚至我们可以大胆猜测——苹果与台积电签署的合同，极有可能是按 Good Die 的价格计算，并且背负着极高的逾期赔偿。在这种压力下，缩短生产周期比节省晶圆面积要重要得多。

而发哥的天玑 8500 走的是另一条路：次旗舰市场打的就是价格战，为了多切出那 8 颗 Die，发哥宁愿让光刻机多跳 16 次——只要能把单颗芯片的成本再压下一美金，他就能在面对手机厂商时，拥有更强悍的议价权。

总结

一个追求极致的效率与周转，一个追求极致的产出与成本。这就是为什么芯片定 SPEC 是一个极为复杂的学科，需要考量很多数据。